时钟晶振下地板铺设对PCB设计的优势

电路板上时钟设计的注意事项主要从三个方面考虑。

一、PCB布局

1.时钟晶振及相关电路应布置在PCB的中央，并有良好的层次感，不要靠近I/O接口。 时钟产生电路不能做成子卡或子板，必须做在单独的时钟板或承载板上。

2.PCB的时钟电路区，只能布放与时钟电路相关的PCB器件，其他电路不得布放。 晶体附近或下方不得铺设其他信号线。 地平面应用于时钟产生电路和晶体下方。 如果其他信号通过该平面，则违反了图像平面的功能。 如果信号通过地平面，会出现一个小的地环路，影响地平面的连续性，这些地环路会在高频时引起问题。

3.对于时钟晶振和时钟电路，可以采取屏蔽措施。

4.如果钟壳是金属的，必须在晶振下铺铜，并保证这部分与完整的地平面有良好的电气连接（通过多孔接地）。

5.在时钟晶振下方接地的优点：晶振内部电路会产生射频电流。 如果晶振封装在金属外壳中，直流电源引脚是晶振内部直流电压参考和射频电流环参考的基础，外壳射频辐射产生的瞬态电流通过地平面释放。 总之，金属外壳是一个单端天线，有时两层或多层最近的镜像层和地层就足以作为射频电流对地的辐射耦合作用。 水晶下面的地板也有利于散热。

6.时钟电路和晶体下方铺设的地会提供一个镜像平面，可以减少相关晶体和时钟电路上产生的共模电流，从而减少射频辐射。 地平面对差模射频电流也有吸收作用。 该平面必须通过多个点连接到完整的接地平面，并且需要多个过孔，可以提供低阻抗。 为了增强这个地平面的效果，时钟产生电路应该靠近这个地平面。

7.SMT封装的晶振会比金属外壳的晶振有更多的射频能量辐射：由于大多数表面贴装晶振都是塑料封装，晶振内部的射频电流会辐射到空间并耦合到其他器件。

二、特殊情况及后果

1.共享时钟路由

对于快速上升沿信号和时钟信号，径向拓扑连接优于使用单个公共驱动源的网络串行连接。 每条线路应根据其特性阻抗采取端接措施布线。

2.时钟传输线要求和PCB分层

时钟走线原则：在时钟走线层旁边安排一个完整的像面层，减少走线长度，进行阻抗控制。 不正确的跨层布线和阻抗不匹配将导致：

使用过孔和跳线导致图像环路不完整。

印制电路板器件信号管脚上的电压随信号变化而在像平面上发生变化而产生的浪涌电压。

如果布线时不考虑3W原则，不同的时钟信号会产生串扰。

三、PCB布线

1.时钟线必须在多层PCB板的内层。 并且必须遵循带状线； 如果要在外层走，只能用微带线。

2.走在内层可以保证像面的完整性。 它可以提供低阻抗射频传输路径并产生磁通量以抵消其源传输线的磁通量。 源离返回路径越近，消磁效果越好。 由于增强的消磁能力，高密度PCB的每个完整平面图像层可以提供6-8dB的抑制。

3.时钟布多层PCB板的优点：可以专门用一层或多层做完整的电源和地平面，可以设计成良好的去耦系统，减少地环路面积，减少差模辐射 ，降低EMI，降低信号和电源返回路径的阻抗水平，保持整个路由阻抗的一致性，减少相邻路由之间的串扰等。