构建 PCB 低 EMI 原型的关键步骤

本文讨论了在微波电波暗室一致性测试之前构建 PCB 低 EMI 原型的关键步骤，包括低辐射电路设计和预兼容性测试。 预兼容性测试包括使用 3D 电磁场仿真软件对印刷电路板 (PCB) 布局模型进行仿真和 EMI 分析，以及使用频谱分析仪 (SA) 对原型 PCB 进行近场电磁扫描。 最后通过微波暗室测试对设计进行了验证。

最小 EMI 电路设计

为确保低发射率 (RE)，在设计电路原理图和 PCB 布局时必须采用最佳实践，包括在电源电路、USB 数据线、以太网和其他信号中添加铁氧体磁珠以过滤 EMI。 另外，可以在电源电路上适当放置足够数量的去耦电容，使配电网络的阻抗最小，从而降低数字负载产生的噪声纹波幅度，降低辐射风险。 同时，优化开关电源的闭环补偿网络设计，实现稳定的闭环，可以保证电压输出可控，最大限度降低开关噪声纹波幅度。 降低噪声纹波幅度可以显着降低原型的 EMI 风险。

高频或快速上升/下降沿信号的 PCB 布线应参考连续电路（例如参考地平面）以降低 EMI 风险。 走线不得穿过任何分割面或孔洞。 如果信号需要通过过孔在层与层之间传输，至少应在信号过孔附近放置一个接地过孔，作为信号电流从接收端到发送端的回流路径。 如果没有合适的返回路径，返回电流可能会在 PCB 中随机传输并成为潜在的 EMI 源。

优良的接地方案也是将EMI降至最低的关键因素。 所有PCB设计都必须避免接地环路，因为接地环路在返回信号电流通过时会形成辐射发射器。 通过将接地设计为宽参考平面，可以构建出色的接地方案。 不同电路组（如射频、模拟和数字电路）的地平面应物理隔离，并通过铁氧体磁珠建立电路连接，以帮助防止高频噪声在电路组之间传播。

PCB布局设计完成后，需要进行EMI分析仿真，确保PCB在制造前具有低辐射风险。 省略 EMI 仿真可能无法保证 PCB 的 EMI 性能，这将导致重新设计。 如果 EMI 仿真结果满足技术规范要求，设计人员可以开始 PCB 制造，然后使用频谱分析仪对原型 PCB 进行近场电磁扫描。 EMI仿真和近场电磁扫描等预兼容性测试可以增加设计人员的信心，确保原型具有低EMI。 完成预兼容性测试后，被测设备即可进行实际的微波电波暗室EMI一致性测试。

仿真EMI分析

完成PCB版图设计后，将版图文件导入EMPro 2013.07进行3D EMI仿真。 通过选择差分信号，采用有限元法（FEM）模拟三维电磁场。 三维电磁场仿真是设置电磁边界条件和模型网格尺寸，求解麦克斯韦方程的过程。 为保证仿真结果的准确性，边界尺寸应设置为PCB厚度的8倍以上，网格尺寸应设置为PCB宽度的1/5以下。 运行三维电磁场的计算机需要配置16G以上的内存和100G以上的存储容量才能保证分析的顺利进行。

设置远场传感器捕捉发射电磁场，使用EMPro的EMI仿真模板计算远场发射功率，然后设置电场探头10m距离绘制频域响应图。 然后，进行了时域有限差分（FDTD）模式的三维电磁场仿真，并将仿真结果与FEM模式的仿真结果进行了比较。

见30MHz~1GHz频率的电场强度仿真图（图1）（电场强度单位：dBμ5。频率单位：GHz），辐射功率电平（蓝色曲线为FEM模式仿真，红色曲线为 FDTD 模式模拟）低于 V（绿色虚线）的最大 FCC 阈值约 45dB μ。

近场电磁测量

在原型 PCB 制作和组装后，使用频谱分析仪对原型进行近场电磁扫描。 连接到频谱分析仪的单匝线圈捕获原型发射的近场。 图2为30MHz~1GHz频率范围内的频域信号（电磁场功率电平单位为dB，频率单位为Hz）。

最大功率强度峰值 (- 66.4dBm) 出现在 400MHz 附近。 作为近场传感器的线圈在被测设备的 3 英寸范围内移动。 30kHz频谱分析仪的分辨率带宽可实现低背景噪声（-80dBm）测量，因此尖峰（不同离散频率的辐射）清晰可见。 为增强样机通过微波暗室远场（3m和10m）EMI一致性测试的信心，近场峰值功率应低于-65dBm。

EMI 一致性测试

微波暗室样机3m远场EMI一致性测试结果。 红线表示CISPR 11 Class A的最大辐射发射功率电平：30MHz~1GHz频率范围内小于56dB μ V。红线下方的棕色曲线表示TechnoTech的EMC指南中规定的保护频段（ 前安捷伦）。 辐射波的垂直和水平分量分别由蓝色和绿色曲线表示。 38dB 在 400MHz 和 560MHz μ V 和 37 dB μ V 的峰值功率低于最大阈值。

概括

低EMI电路设计和预兼容性测试（如3D EMI仿真和近场电磁扫描）非常重要，可以避免不必要的PCB再制造，节省开发成本和时间，缩短微波电波暗室EMI一致性测试的时间， 确保电子器件按时甚至提前投放PCB市场。