总结PCB打样的新型集成PCB设计技术

目前PCB打样的电子设计多为集成系统级设计。 整个项目包括硬件设计和软件开发。 这一技术特性对 PCB 工程师提出了新的挑战。

PCB打样

一、如何在设计初期合理划分系统软硬件功能，形成有效的功能结构框架，避免冗余循环过程；

其次，如何在短时间内设计出高性能可靠的PCB。 由于软件的开发在很大程度上依赖于硬件的实现，只有整机设计一次通过，才能更有效地缩短设计周期。 本文探讨了新技术背景下系统板级设计的新特点和策略。

众所周知，电子技术的发展日新月异，而造成这种变化的主要原因是芯片技术的进步。 半导体技术日趋物理化，已经达到深亚微米水平。 超大规模电路已成为芯片发展的主流。 但是，这种技术和规模的变化，给整个电子行业带来了很多新的电子设计瓶颈。 板级设计也受到了很大的影响。 最明显的变化之一是芯片封装种类繁多，如BGA、TQFP、PLCC等封装类型； 其次，高密度引脚封装和小型化封装成为实现产品整体小型化的时尚，如MCM技术的广泛应用。 此外，芯片工作频率的提高也为提高系统工作频率提供了可能。 这些变化必然会给板级设计带来诸多问题和挑战。 首先，由于高密度管脚和管脚尺寸的物理限制越来越大，导致吞吐量低； 其次，系统时钟频率的提高带来的时序和信号完整性问题； 第三，工程师希望使用更好的工具在PC平台上完成复杂的高性能设计。 由此，我们不难看出PCB设计有以下三个趋势：

1.高速数字电路（即高时钟频率和快速边沿）的PCB设计已成为主流。

2.产品的小型化和高性能化，必然面临同一板上混合信号设计技术（数字、模拟和射频混合设计）带来的分布效应问题。

3.设计难度的提高导致传统的设计流程和设计方法，以及PC端的CAD工具已经不能胜任当前的技术挑战。 因此，EDA软件工具平台从UNIX向NT平台转移已成为业界公认的趋势。

pcb打样高速数字系统PCB板解决方案

一般情况下，当信号互连延迟大于边沿信号翻转阈值时间的20%时，板子上的信号走线会表现出传输线效应，即走线不再是表现出集总的简单走线表现 参数，而是分布参数效应。 本设计为高速设计。 在高速数字系统的设计中，设计人员必须解决寄生参数——实时序列和信号完整性——导致的误切换和信号失真问题。 目前，这也是高速电路设计者必须解决的瓶颈问题。

传统物理规则驱动的pcb打样

我们可以发现，在传统的高速PCB电路设计中，电气规则设置和物理规则设置是分开的。 这带来了以下缺陷：

在PCB设计初期，工程师需要花费大量精力进行详细的前后端（即逻辑建立物理实现）分析，规划出满足电气要求的物理走线策略。

高速效果是一个复杂的课题，不是简单地控制布线和平行线的长度就能达到的。

设计者难免会面临这样的困境，即带有虚假元件的物理规则在实际布线中并不适用，不得不反复修改规则，使之具有实用性。

布线完成后，可以使用post validation工具进行分析。 但是，如果发现问题，工程师必须返回设计并调整结构或规则。 这是一个循环冗余的过程。 这将不可避免地影响上市时间。

当设计中只有几个或几十个关键网络时，物理规则驱动可以很好地完成设计任务； 但是当设计中有成百上千个线网时，物理规则驱动的方法就完全不能胜任设计任务了。 电子技术的发展呼唤新的方法和工具来解决设计面临的瓶颈问题。 为了解决物理规则驱动高速设计的缺陷，业内从事高速数字电路设计EDA工具研发的有识之士提出了实时电气规则驱动物理布局布线的思想三 年前，改革了高速数字化的设计思路。

PCB设计

一种新的电气规则驱动的pcb打样：互连综合

互连综合是实时电气规则驱动方法的典型术语，即在物理布局布线过程中，互连综合器根据电气规则的约束进行实时分析，提取满足要求的布线策略 的设计师，并使设计一次成功。 该方法通过互连综合将电气要求和物理实现准确地结合起来，从根本上消除了物理规则驱动方法的缺陷。

pcb打样互连集成流程如下：

在工具中输入噪声约束和时序约束规则；

时序控制布局，满足时序约束；

进行信号完整性预优化；

板级集成，确保关键线路网络满足电气要求；

完成普通电线网络的布线；

综合布线优化。

电气规则驱动方法可以在设计布局和布线之前有效地评估质量，检测信号失真，并确定匹配网络拓扑和合适的终端匹配结构和电阻值。 布局布线完成后，可以进行后期验证，用软件示波器直观检测波形。 此时发现的时序和失真问题可以通过路由综合优化功能来解决。

pcb打样金具组合及设计流程

现在很多EDA厂商都可以提供高速系统PCB设计的EDA工具，帮助用户在该领域有效提高设计质量，缩短设计周期。 在应用电规则驱动方法的EDA系统板级工具中，最具代表性的是MentorGraphICs ICX软件包。 最早提出互联集成概念，也是业界最成熟的工具组合。 该软件包具有即插即用的特点，是目前业界比较流行的。 可以集成到众多厂商PCB的经典EDA设计流程中。

PCB打样混合信号设计方案

随着设计的小型化成为时尚，消费者需要高性能和低成本的商品。 为适应市场竞争，厂商要求研发人员在最短时间内开发出不同类型、不同功能配置的高性能低成本产品，以占领市场。 这给设计者带来了许多新的设计挑战。 例如在同一基板上采用数模混合技术，甚至射频技术，达到设计小型化和产品功能提升的目的。 风靡全球的手机就是一个典型的例子。 业界也有相应的解决方案——设计团队、并行设计、推导和设计重用是最典型的策略。

pcb打样的传统串行设计

即pcb工程师完成所有前端电路设计后，转交给物理板级设计师完成后端实现。 设计周期是电路设计时间和板级设计时间的总和。 在小型化成为主流设计思想，混合技术被广泛采用后，串行设计方法就落伍了。 必须创新设计方法，使用强大的EDA工具辅助设计人员进行设计，以满足及时上市的要求。 众所周知，我们每个人不可能成为所有领域的专家，也不可能在短时间内最好最快地完成所有工作。 设计团队的概念就是在这样的背景下提出并得到广泛应用的。 目前很多公司都是采用设计团队合作的方式进行产品开发。 即根据设计的复杂程度和不同的功能模块，将整个设计分成不同的功能BLOCK块，不同的设计人员和开发人员并行设计逻辑电路和PCB板； 然后在设计的顶层，将每个BLOCK块的最终设计结果作为“器件”调入，形成整板设计。 这种方法称为 PCB 设计重用。 通过这种方法，我们可以看到它可以大大缩短设计周期。 设计时间只是耗时最多的BLOCK块的设计时间和后端接口连接处理的时间之和。

pcb打样工具的标准化和第三方工具的集成

目前有多家厂商从事PCB设计自动化（EDA）工具的开发，如Cadence、Synopsis、MentorGraphics为主要的EDA工具供应商； 此外，还有许多其他 EDA 制造商。 EDA涉及领域广泛，包括网络、通信、计算机、航空航天等，产品涉及系统板卡设计、系统数字/中频模拟/数模混合/射频仿真设计、系统IC/ASIC/FPGA设计/仿真/ 验证、软硬件协同设计等。任何EDA供应商都很难提供最强的设计流程来满足各种用户的不同设计需求。 从市场份额来看，Cadence的强势产品是IC板卡设计和服务，Synopsis的强势产品是逻辑综合，MentorGraphics的强势产品是PCB设计和深亚微米IC设计验证和测试。 毫无疑问，现代电子设计越来越依赖于 EDA 工具和技术。 EDA厂商采用产品标准化的方式来满足用户的需求。 许多设计师在设计过程中采用了多家公司的强大产品，形成了最佳的设计流程。 EDA厂商提高了自身强大产品的兼容性和集成第三方产品的能力，以满足用户的潜在需求。

pcb打样衍生技术

以民用产品为主的pcb厂商，为了满足不同层次用户的需求，往往需要开发不同功能和档次的产品来占领市场。 以往我们往往采用不同的设计流程来开发不同功能的产品，即用不同的设计数据生产不同功能的板来实现产品。 缺点是增加了成本和延长了设计周期，增加了产品的人为不可靠因素。 现在很多厂家采用衍生技术来解决上述问题，即从同一个设计工艺数据中衍生出不同功能系列的产品，以达到降低成本和提高质量的目的。 为了满足用户的需求，许多EDA厂商在产品中加入了Derived Rule Check（DRC）功能，例如MentorGraphics的boardstation、Zuken Redac等。以boardStation为例，它提供了完整的功能，从 前端电路设计派生功能模块分配到后端物理版图规则检查、不同派生产品的元器件明细表生成、生产加工数据绘图数据和加工装配图等，从而 彻底结束这种PCB设计难题。