PCB高频板设计中的66个常见问题第3部分

PCB高频板设计中的66个常见问题第3部分

21、电路板DEBUG应该从哪些方面入手？

就数字电路而言，首先按顺序确定三件事：

1. 确认所有时钟信号频率工作正常，信号边沿不存在非单调问题。

2. 确认所有功率值符合设计要求。 一些具有多个电源的系统可能需要一些电源顺序和速度的规范。

3. 确认复位信号是否符合规范要求。 如果这些都正常，芯片应该发送第一个周期信号。 接下来根据系统工作原理和总线协议进行调试。

22、LC电路常用于模拟电源的滤波。 但为什么有时 LC 滤波比 RC 滤波差呢？

LC和RC滤波效果的比较必须考虑滤波的频段和电感值是否选择合适。 因为电感与电感值和频率有关。 如果电源的噪声频率较低，电感值又不够大，滤波效果可能不如RC。 但采用RC滤波的代价是电阻本身会消耗能量，效率较差。 另外，还要注意所选电阻所能承受的功率。

23、PCB高频板各层含义解释？

Topoverlay - 顶部设备的名称，也称为topsilksscreen或topcomponentlegend，例如R1C5，IC10。 Bottomoverlay——与多层板相同——如果你设计一个4层板，你放置一个freepadorvia并将其定义为多层板，那么它的焊盘将自动出现在四层上。 如果你只将它定义为toplayer，那么它的pad只会出现在顶层。

24、滤波时电感、电容值的选择方法是什么？

电感值的选择不仅要考虑要滤除的噪声频率，还要考虑对瞬时电流的反应能力。 如果LC输出端有机会瞬间输出大电流，则电感值太大会阻碍这个大电流流过电感的速度，增加纹波噪声。 电容值与可容忍的纹波噪声规格值有关。 要求纹波噪声值越小，电容值就越大。 电容ESR/ESL也会产生影响。 另外，如果LC放置在开关调节电源的输出端，要注意LC产生的极点/零点对负反馈控制电路稳定性的影响。

25、如何在不造成太大成本压力的情况下尽可能满足EMC要求？

PCB高频板EMC成本的增加通常是由于增加层数以增强屏蔽效果以及增加铁氧体磁头、扼流圈等高频谐波抑制器件所致。此外，通常还需要其他机构的屏蔽结构才能使整个系统通过EMC要求。 这里仅根据PCB高频板的设计技巧，介绍几种减少电路产生的电磁辐射效应的方法。

• 尽量选择信号斜率慢的器件，以减少信号产生的高频成分。
  

• 注意高频（PCB高频板）元件的放置，不要离外部连接器太近。
  

• 注意高速信号、走线层及其回流路径的阻抗匹配，减少高频反射和辐射。
  

• 在每个器件的电源引脚上放置足够且合适的去耦电容，以减轻电源层和地层上的噪声。 特别注意电容器的频率响应和温度特性是否满足设计要求。
  

• 外部连接器附近的地可与地层适当隔离，连接器附近的地可与机箱地相连。
  

• 接地防护/百叶窗可以在一些高速信号旁边适当使用。 但要注意防护/穿梭对布线特性阻抗的影响。
  

• 电源层比地层小20H，H为电源层与地层的距离。
  

26、当PCB高频板中有多个数字/模拟功能块时，常规做法是将数字/模拟功能块与地分开。 为什么？

将D/A与地分开的原因是数字电路在高低电位切换时会在电源和地中产生噪声。 噪声的大小与信号的速度和电流有关。 如果没有划分地平面，并且数字区电路产生的噪声较大且模拟区电路非常接近，即使数字和模拟信号不相交，模拟信号仍然会受到地噪声的干扰。 也就是说，只有当模拟电路区域远离产生较大噪声的数字电路区域时，才可以使用数字模拟地不分割模式。

27、另一种方法是保证数字/模拟信号分开布局，数字/模拟信号走线不相互交叉。 整个PCB高频板地没有划分，数字/模拟地都连接到这个地平面。 为什么？

数字信号和模拟信号的走线不能交叉的要求是，速度较快的数字信号的返回电流路径会尽可能沿着走线下部附近的地面返回到数字信号的源头。 如果数字信号和模拟信号的走线交叉，则返回电流产生的噪声将出现在模拟电路区域。

28、高速PCB高频板原理图设计时如何考虑阻抗匹配问题？

在设计高速PCB（PCB高频板）电路时，阻抗匹配是设计要素之一。 阻抗值与走线方式有绝对的关系。 例如，在表层（微带线）或内层（带状线/双带线）行走时，与参考层（电源层或地层）的距离、走线宽度、PCB材料等都会影响特性阻抗值 的路由。 也就是说，只有接线后才能确定阻抗值。 一般的仿真软件无法考虑一些不连续的障碍