PCB高频板设计中的66个常见问题第4部分

PCB高频板设计中的66个常见问题第4部分

31.如何选择EDA工具？

目前的PCB高频板设计软件中，热分析并不是强项，因此不建议使用。 1.3.4 其他功能可选择性能价格比较好的PADS或CADence。 PLD设计初学者可以使用PLD芯片制造商提供的集成环境，在设计数百万门或更多门时可以选择单点工具。

32、请推荐一款适合高速信号处理和传输的EDA软件。

对于常规的电路设计，INNOVEDA的PADS非常好，并且有仿真软件可以配合。 但这种设计往往占据70%的应用场合。 在高速电路设计、模拟与数字混合电路中，Cadence的解决方案应该是一款性能价格比都不错的软件。 当然，Mentor的表现是非常好的，特别是在它的设计流程管理方面。

33、当高频电路板的尺寸固定后，如果设计需要容纳更多的功能，往往需要提高高频电路板的布线密度。 然而，这可能会导致布线的相互干扰增加，同时布线太细而无法降低阻抗。 请介绍一下高速（>100MHz）高密度PCB高频板的设计技巧？

在设计高速高密度PCB高频板时，应特别注意串扰，因为它对时序和信号完整性有很大影响。 应注意以下几点：控制走线特性阻抗的连续性和匹配性。

导线间距的大小。 一般情况下，间距为线宽的两倍。 通过仿真，我们可以知道布线距离对时序和信号完整性的影响，并找出最小可容忍距离。不同的芯片信号可能有不同的结果。选择适当的终止方法。避免相邻两层的走线方向相同，甚至两层重叠，因为串扰大于相邻层的串扰。

使用盲孔/埋孔来增加布线面积。但PCB高频板的生产成本将会增加。 在实际实现中要达到完全并行、等长确实很难，但我们还是应该尽力去做。

此外，可以保留差分端接和共模端接，以减轻对时序和信号完整性的影响。

34、2G以上高频PCB设计、布线、排版应注意哪些方面？

2G以上高频PCB板属于射频电路设计，不属于高速数字电路设计范围。 RF电路的布局和走线应与原理图一起考虑，因为布局和走线会造成分布效应。 此外，射频电路设计中的一些无源器件是通过参数化定义和特殊形状的铜箔来实现的。 因此，需要EDA工具提供参数化元件并编辑特殊形状的铜箔。 Mentor 的主板有一个特殊的 RF 设计模块，可以满足这些要求。 此外，一般的射频设计需要专门的射频电路分析工具。 业界最著名的工具是安捷伦的eesoft，它与Mentor的工具有很好的接口。

35、2G以上高频PCB板和微带线设计应遵循哪些规则？

在射频微带线设计中，需要使用3D场分析工具来提取传输线参数。 所有规则都应在字段提取工具中指定。

36、对于全数字信号的PCB高频板，板上有80MHz时钟源。 除了采用金属丝网（接地）外，还应该采用什么样的电路进行保护才能保证足够的驱动能力？

为了保证时钟的驱动能力，不应该通过保护来实现。 一般采用时钟驱动芯片。 通常，由于多个时钟负载，时钟驱动能力受到担忧。 采用时钟驱动芯片将一个时钟信号变为多个时钟信号，并采用点对点连接。 选择驱动芯片时，除了保证与负载基本匹配外，信号边沿满足要求（一般时钟沿边沿为有效信号）。 在计算系统时序时，应包括驱动芯片中时钟的时间延迟。

37、如果采用单独的时钟信号板，一般采用什么样的接口才能保证时钟信号传输受影响较小？

时钟信号越短，传输线效应越小。 使用单独的时钟信号板会增加信号布线长度。 板子的接地电源也是一个问题。 如果需要长距离传输，建议使用差分信号。 LVDS信号可以满足驱动能力要求，但是你的时钟不能太快，没有必要。

38、M、27M、SDRAM时钟线（80M-90M）。 这些时钟线的二次和三次谐波正好在VHF频段，从接收机高频窜流后干扰非常大。 除了缩短电缆长度外，还有哪些好的方法呢？

如果三次谐波大，二次谐波小，可能是因为信号占空比为50%，因为在这种情况下，信号没有偶次谐波。 这时就需要修改信号占空比。 另外，如果时钟信号是单向的，源端一般采用串联匹配。 这可以抑制二次反射，但不会影响时钟边沿速率。 源匹配值可以通过以下公式获得。

39. 布线拓扑结构是什么？

拓扑也称为路由顺序，是指多个端口连接的网络的路由顺序。

40. 如何调整路由拓扑以提高信号完整性？

这类网络信号方向比较复杂，由于单向、双向信号以及不同级别信号的拓扑效果不同，很难确定。