高速PCB设计规则总结及原因分析

高速PCB设计规则总结及原因分析

1、当PCB时钟频率超过5MHZ或信号上升时间小于5ns时，一般需要采用多层板设计。

原因：采用多层板设计可以很好地控制信号电路的面积。

2、对于多层板，关键布线层（时钟线、总线、接口信号线、射频线、复位信号线、片选信号线及各种控制信号线所在层）应紧邻完整的地平面 ，最好在两个接地平面之间。

原因：关键信号线一般都是强辐射或者极其敏感的信号线。 靠近地平面的布线可以减少信号电路的面积，降低其辐射强度或提高抗干扰能力。

3、对于单层板，关键信号线两面都要包边。

原因：关键信号两侧接地，一方面可以减少信号环路面积，另一方面可以防止信号线与其他信号线之间的串扰。

4、对于双层板，关键信号线的投影平面有大面积的铺地板，或者像单面板一样包孔。

原因：与靠近地平面的多层板关键信号相同。

5、多层板中，电源平面相对其相邻的接地平面应减少5H-20H（H为电源与接地平面之间的距离）。

原因：相对于其返回地平面缩小电源层可以有效抑制边缘辐射问题。

6、布线层的投影平面应在其返回平面层的区域内。

原因：如果布线层不在返回平面层的投影区域内，就会造成边缘辐射问题，并且增大信号环路的面积，从而导致差模辐射增大。

7、多层板中，单板的TOP和BOTTOM层不应有大于50MHZ的信号线。

原因：高频信号最好在两个平面层之间行走，以抑制其向空间的辐射。

8、板级工作频率大于50MHz的板，如果第二层和倒数第二层是布线层，则TOP和BOOTTOM层应铺接地铜箔。

原因：高频信号最好在两个平面层之间行走，以抑制其向空间的辐射。

9、多层板中，单板的主工作电源层（应用最广泛的电源层）应靠近其地平面。

原因：电源层与接地层相邻可以有效减小电源电路的环路面积。

10、在单层板中，必须有一条与电源线相邻且平行的地线。

原因：减小电源电流环路面积。

11、双层板中必须有与电源线相邻且平行的地线。

原因：减小电源电流环路面积。

12、分层设计时，应尽量避免布线层的相邻设置。 如果无法避免相邻的布线层，则应适当增大两布线层之间的层间距，并减小布线层与其信号电路之间的层间距。

原因：相邻布线层并行信号走线会引起信号串扰。

13、相邻平面层应避免其投影平面重叠。

原因：当投影重叠时，层间耦合电容会导致层间噪声耦合。

14、PCB布局设计时，应充分遵循沿信号流向直线布局的设计原则，尽量避免来回循环。

原因：避免信号直接耦合，影响信号质量。

15、同一块PCB上放置多个模块电路时，数字电路和模拟电路、高速和低速电路应分开布置。

原因：避免数字电路、模拟电路、高速电路和低速电路之间的相互干扰。

16、当电路板上同时有高、中、低速电路时，高速、中速电路应远离接口。

原因：防止高频电路噪声通过接口向外辐射。

17、储能和高频滤波电容应放置在电流变化较大的单元电路或器件附近（如电源模块的输入输出端子、风扇、继电器等）。

原因：储能电容的存在可以减小大电流回路的回路面积。

18、电路板电源输入端口的滤波电路应靠近接口放置。

原因：避免使用已被过滤的行

19、PCB板上，接口电路的滤波、保护、隔离器件应靠近接口放置。

原因：能有效达到保护、滤波、隔离的效果。

20、如果接口处同时有滤波和保护电路，则应遵循先保护后滤波的原则。

原因：保护电路用于外部过压、过流抑制。 如果在滤波电路后面放置保护电路，则滤波电路会因过压、过流而损坏。

21、布局应保证滤波电路（滤波器）、隔离电路、保护电路的输入输出线互不耦合。

原因：当上述电路的输入和输出接线相互耦合时，滤波、隔离或保护效果会减弱。

22、如果板上设计了“洁净”接口，则应在“洁净”与工作场所之间的隔离带上放置过滤器和隔离装置。

原因：避免滤波器或隔离器件通过平面层相互耦合，削弱效果。

23、“洁净地面”上除过滤器和防护装置外，不得放置其他装置。

理由：“洁净”设计的目的是保证接口辐射最小，而“洁净”很容易受到外界干扰的耦合，因此“洁净”上不应该有其他不相关的电路和器件。

24、 晶体、晶振、继电器、开关电源等强辐射器件应距板卡接口连接器至少1000mil。

原因：干扰会直接向外辐射或耦合出线电缆上的电流向外辐射。

25、 敏感电路或器件（如复位电路、WATCHDOG 电路等）距离板子边缘至少 1000mil，特别是板子接口边缘。

原因：板卡接口等地方最容易受到外界干扰（如静电）耦合，而复位电路、看门狗电路等敏感电路则极易引起系统误动作。

26、每个用于IC滤波的滤波电容应尽可能靠近芯片的电源引脚放置。

原因：电容距离引脚越近，高频电路面积越小，辐射也越小。

27、起始端串联的匹配电阻应靠近其信号输出端放置。

原因：串联匹配电阻一开始的设计目的是为了使芯片输出端的输出阻抗与串联电阻的阻抗之和等于布线的特性阻抗。 匹配电阻放在最后，不能满足上式。

28、PCB布线不得有直角或锐角布线。

原因：直角布线导致阻抗不连续，导致信号传输产生振铃或过冲，形成较强的EMI辐射。

29、尽量避免相邻布线层的分层设置。 如果无法避免，尽量使两层走线相互垂直或平行走线长度小于1000密耳。

原因：减少平行线之间的串扰。

30、如果板子有内部信号走线层，则时钟等关键信号线走在内层（走线层优先）。

原因：关键信号敷设在内部走线层可以屏蔽。

31、建议将地线缠绕在时钟线两侧，每隔3000mil打一次接地过孔。

原因：保证接地线上各点电位相等。

32、时钟、总线、射频电缆等关键信号布线：同层其他并行布线应满足3W原则。

原因：避免信号之间的串扰。

33、电流≥1A电源用的表贴保险丝、磁珠、电感、钽电容的焊盘应通过至少两个过孔与平面层连接。

原因：过孔等效阻抗降低。

34、差分信号线应同层、等长、平行敷设，阻抗相同，差分线之间不得有其他线路。

原因：保证差分线对的共模阻抗相等，提高其抗干扰能力。

35、关键信号走线不得跨越分区区域（包括过孔、焊盘造成的参考面间隙）。

原因：跨分区布线会导致信号回路面积增大。