高速电路板设计方法专家解决方案第3部分

高速电路板设计方法专家解决方案第3部分

1、对于高速数字PCB，正确选择PCB与外壳接地点的原则是什么？ 此外，PCB layout工程师通常遵循design GUIDE/LAYOUT GUIDELINE。 我想知道一般制定GUIDE的是硬件/系统工程师还是高级PCB工程师？ 谁应该对董事会级系统的性能负主要责任。 谢谢你！

专家解答：

选择与机壳接地点的原则是利用机壳地为回流电流提供低阻抗的路径，控制回流电流的路径。 例如，通常可以使用固定螺钉将PCB底板与高频器件或时钟发生器附近的机箱地连接起来，以尽量减少整个电流环路的面积，从而减少电磁辐射。

谁应该负责制定指南？ 每个公司可能会因情况不同而有不同的安排。 指南的制定必须对整个系统、芯片和电路的动作原理有充分的了解，这样才能制定出符合电气规范并且可以实现的指南。 因此，从我个人的角度来看，硬件系统工程师似乎更适合这个角色。 当然，资深PCB工程师可以提供实际实施的经验，以便指南能够更好地实施。

2、电路板DEBUG应从那些方面入手。 板子设计生产时DEBUG应该从哪些方面入手？

专家解答：

就数字电路而言，首先按顺序确定三件事：

1. 确认所有功率值符合设计要求。 一些具有多个电源的系统可能需要一些电源顺序和速度的规范。

2. 确认所有时钟信号频率工作正常，信号边沿不存在非单调问题。

3. 确认复位信号是否符合规范要求。

如果这些都正常，芯片应该发送第一个周期信号。 接下来根据系统工作原理和总线协议进行调试。

3、常用的电子PCB设计软件如何满足电路抗干扰的要求？ 现在有什么PCB设计软件？ 如何利用PROTEL99合理设计出符合自己要求的PCB，例如如何满足高频电路的要求，如何认为电路满足抗干扰的要求？ 谢谢你！！

专家解答：

我没有使用Protel的经验。 我将在下面讨论设计原则。

高频数字电路主要考虑传输线效应对信号质量和时序的影响。 例如，特性阻抗的连续性和匹配、端接方式的选择、拓扑方式的选择、走线的长度和间距、时钟（或选通）信号时滞的控制等。

如果设备已经固定，一般的抗干扰方法是加大间距或者增加接地保护走线。

4、请咨询布线密度当电路板的尺寸固定后，如果设计中需要包含更多的功能，往往需要增加PCB的布线密度，但这可能会导致电路板的相互干扰增加。 布线太细，同时布线太细也无法降低阻抗。 请介绍一下高速（>100MHz）高密度PCB设计的技巧？

专家解答：

在设计高速高密度PCB时，我们应该特别注意串扰，因为它对时序和信号完整性有很大影响。 应注意以下几点：

1、控制布线的连续性和特性阻抗的匹配。

2、接线间距的大小。 一般情况下，间距为线宽的两倍。 通过仿真，我们可以知道布线距离对时序和信号完整性的影响，并找出最小可容忍距离。 不同的芯片信号可能有不同的结果。

3、选择合适的终止方法。

4、避免上下相邻层的走线方向相同，甚至上下层重叠，因为这种串扰比同层的相邻走线要大。

5、使用盲孔/埋孔增加布线面积。 然而，PCB的生产成本将会增加。

在实际实现中要达到完全并行、等长确实很难，但我们还是应该尽力去做。 此外，可以保留差分端接和共模端接，以减轻对时序和信号完整性的影响。

5、lvds信号的接线 对于lvds低压差分信号，原则上是等长、平行布线，但实际上很难实现。 可以提供一些经验吗？ 你们的产品有试用版吗？

专家解答：

差分信号布线要求等长、平行的原因如下：

1、并联的目的是保证差分阻抗的完整性。 当平行间距不同时，差分阻抗是不连续的。

2、等长的目的是保证计时的准确性和对称性。 因为差分信号的时序与这两个信号的交点（或相对电压差）有关，如果长度不等，交点就不会出现在信号幅度的中间，也会造成信号幅度的不对称。 两个相邻的时间间隔，增加了时序控制的难度。

3、长度不等也会增加共模信号的成分，影响信号完整性。

6、注意电源滤波器 请问，模拟电源处的滤波器一般采用LC电路。 然而，我发现有时LC滤波比RC滤波差。 为什么？ 滤波时电感、电容值的选择方法是什么？

专家解答：

LC和RC滤波效果的比较必须考虑滤波的频段和电感值是否选择合适。 因为电感与电感值和频率有关。 如果电源的噪声频率较低，电感值又不够大，滤波效果可能不如RC。 但采用RC滤波的代价是电阻本身会消耗能量，效率较差。 另外，还要注意所选电阻所能承受的功率。

电感值的选择不仅要考虑要滤除的噪声频率，还要考虑对瞬时电流的反应能力。 如果LC输出端有机会瞬间输出大电流，则电感值太大会阻碍这个大电流流过电感的速度，增加纹波噪声。

电容值与可容忍的纹波噪声规格值有关。 要求纹波噪声值越小，电容值就越大。 电容ESR/ESL也会产生影响。

另外，如果LC放置在开关调节电源的输出端，要注意LC产生的极点/零点对负反馈控制电路稳定性的影响。