高速电路板设计方法专家解决方案第4部分

高速电路板设计方法专家解决方案第4部分

1.电路板设计与EMC！ 如果电路板设计时考虑EMC，肯定会增加成本。 如何在不承受太大成本压力的情况下尽可能满足EMC要求？ 谢谢。

专家解答：

PCB上EMC成本的增加通常是由于增加层数以增强屏蔽效果以及增加铁氧体梁和扼流圈等高频谐波抑制器件所致。 此外，通常还需要其他机构的屏蔽结构才能使整个系统通过EMC要求。 这里仅介绍几种基于PCB设计技术来减少电路产生的电磁辐射效应的方法。

1、尽量选择信号斜率慢的器件，以减少信号产生的高频成分。

2、注意高频元件的放置，不要离外部连接器太近。

3、注意高速信号、走线层及其回流路径的阻抗匹配，减少高频反射和辐射。

4、在每个器件的电源引脚上放置足够且合适的去耦电容，以减轻电源层和地层上的噪声。 特别注意电容器的频率响应和温度特性是否满足设计要求。

 5、外部连接器附近的地可以与地层适当隔离，连接器附近的地可以与机箱地相连。

6、接地保护/搜寻走线可以在一些高速信号旁边适当使用。 但是，我们应该注意保护/狩猎走线对布线特性阻抗的影响。

7、电源层比地层小20H，H为电源层与地层的距离。

2.多个数字/模拟接地。 当PCB中有多个数字/模拟功能块时，传统做法是将数字/模拟地分开并连接在一点上。 这样一来，一块PCB上的地就会被分成多块，如何相互连接也是一个大问题。 然而，有人采取了另一种方法，即在保证数字/模拟信号分开布局且数字/模拟信号走线不交叉的情况下，不分割整个PCB板，将数字/模拟信号分开。 地板连接到该接地平面。 这是什么原因呢？ 请专家咨询。

专家解答：

将D/A与地分开的原因是数字电路在高低电位切换时会在电源和地中产生噪声。 噪声的大小与信号的速度和电流有关。 如果没有划分地平面，并且数字区电路产生的噪声较大且模拟区电路非常接近，即使数字和模拟信号不相交，模拟信号仍然会受到地噪声的干扰。 也就是说，只有当模拟电路区域远离产生较大噪声的数字电路区域时，才可以使用数字模拟地不分割模式。 另外，数字信号和模拟信号的走线不能交叉的要求是，速度较快的数字信号的返回电流路径会沿着走线下部附近的地面尽可能地返回到数字信号的源头。 如果数字信号和模拟信号的走线交叉，则返回电流产生的噪声将出现在模拟电路区域。

3.请介绍一下制作PCB的EDA软件 通常Protel比较流行，市面上也有很多书籍。 请介绍一下Protel、PowerPCB、orCAD等软件的优缺点及其应用场合。 谢谢。

专家解答：

我对使用这些软件没有太多经验。 这里仅提供几个方向进行比较：

1、用户界面是否易于操作；

2、推线能力（此项与绕线机的强度有关）；

3、敷铜箔和编铜箔的难度；

4、路由规则的设置是否满足设计要求；

5、组织结构图接口类型；

6、零件库是否易于创建、管理和调用；

7、检查设计防错能力是否完善；

3.PCB设计中的阻抗匹配 在高速PCB设计中，必须考虑阻抗匹配，以防止反射。 但由于PCB加工工艺限制了阻抗的连续性，仿真无法模仿。 原理图设计时如何考虑这个问题？ 另外，不知道哪里有提供比较准确的IBIS模型库。 我们从网上下载的库大部分都不准确，这极大地影响了模拟的参考性。

专家解答：

在设计高速PCB电路时，阻抗匹配是设计要素之一。 阻抗值与走线方式有绝对的关系。 例如，在表层（微带）或内层（条带/双带）行走时，与参考层（电源层或地层）的距离、走线宽度、PCB材料等都会影响特性阻抗 路由的值。 也就是说，只有接线后才能确定阻抗值。 通用仿真软件由于所使用的线路模型或数学算法的限制，无法考虑一些不连续阻抗线路。 这时可以在原理图上只保留一些终端电阻（如串联电阻），以减轻阻抗布线不连续的影响。 真正解决问题的根本是避免布线时阻抗不连续。

IBIS模型的准确性直接影响仿真结果。 基本上IBIS可以看作实际芯片I/O缓冲器等效电路的电气特性数据，一般可以从SPICE模型转换而来（也可以使用测量，但有很多限制）。 SPICE数据与芯片制造具有绝对的关系，因此不同芯片制造商提供的同一器件的SPICE数据是不同的，转换后的IBIS模型中的数据也会相应地有所不同。 也就是说，如果使用A厂商的设备，只有他们才能提供其设备的准确型号数据，因为没有人比他们更清楚他们的设备是通过什么工艺制造的。 如果厂家提供的IBIS不准确，根本的解决办法就是不断要求厂家改进。

4.高速PCB设计中的EMC和EMI问题 在设计高速PCB时，我们使用的软件只是检查设定的EMC和EMI规则。 设计者应该考虑哪些方面？ 规则如何制定？ 我使用 CADENCE 的软件。

专家解答：

一般EMI/EMC设计时要同时考虑辐射和传导，前者属于频率较高的部分（>30MHz），后者属于频率较低的部分（<30MHz），因此，我们不能只关注辐射和传导。 高频忽略低频.

一个好的EMI/EMC设计必须考虑到元件的位置、PCB堆叠的排列、重要在线连接的方式以及布局开始时元件的选择。 如果事先没有更好的安排，事后解决就会事倍功半，增加成本。比如时钟发生器的位置尽量不要靠近外部连接器，高速 信号应尽量走内层，并注意参考层的特性阻抗匹配和连续性，以减少反射，器件推送的信号斜率应尽可能小，以减少高 -频率成分，选择去耦/旁路电容时，要注意其频率响应是否满足要求，以降低电源层噪声。另外，要注意高频信号电流的返回路径，尽量减少环路面积（ 即环路阻抗尽可能小）以减少辐射

高频噪声的范围也可以通过分层来控制。最后，正确选择PCB和外壳之间的底盘接地。