PCB布局初学者如何理解差分信号

PCB布局初学者如何理解差分信号

什么是差分信号？ 一般来说，驱动器发送两个相等且相反的信号，接收器通过比较两个电压的差值来判断逻辑状态是“0”还是“1”。 承载差分信号的一对线称为差分线。 如何计算差分线路阻抗？ 各种差分信号的阻抗是不同的，比如USB D+D-，差分线阻抗为90欧姆，1394的差分线阻抗为110欧姆。 您最好先查阅规格或相关信息。 阻抗计算工具有很多，比如polar的si9000。 影响差分阻抗的因素包括线宽、差分线间距、介电常数和介质厚度（差分线与参考平面之间的介质厚度）。 一般通过调节差分线距和线宽来控制差分阻抗。 制作电路板时，制造商还应说明哪些线应控制阻抗。 差分信号使用数值来表示两个物理量之间的差异。 严格来说，所有电压信号都是差分的，因为一个电压只能相对于另一个电压。 在某些系统中，系统接地用作电压参考点。 当“地”用作电压测量参考时，这种信号规划称为单端。 我们使用这个术语是因为信号由单个导体上的电压表示。

对于PCB layout工程师来说，最重要的是确保差分布线的这些优势能够在实际布线中得到充分利用。 也许接触过Layout的人都会明白差分布线的一般要求。 PCB的设计是“等长、等距”。 等长是为了保证两路差分信号始终保持相反的极性，减少共模成分； IsometrIC主要用于保证差分阻抗的一致性，减少反射。 “尽可能接近”的原则有时也是差分路由的要求之一。 差分走线也可以走在不同的信号层，但一般不推荐，因为不同层产生的阻抗和过孔的差异会破坏差模传输的效果并引入共模噪声。 另外，如果相邻两层耦合不紧密，差分走线的抗噪声能力也会降低。 不过，如果差分走线与周围走线之间的距离合适，串扰就不会成为问题。 在普通频率（GHz以下）下，EMI不会成为严重问题。 实验表明，距离500Mils的差分线在3米外的辐射能量衰减已达到60dB，足以满足FCC的电磁辐射标准。 因此，设计者无需过多担心差分线耦合不足导致的电磁不兼容问题。 然而，所有这些规则并不难复制。 许多工程师似乎并不了解高速差分信号传输的本质。 下面重点介绍PCB板差分信号设计中常见的几种错误。

差分走线必须彼此靠近。 闭合差分布线的目的是为了增强它们的耦合，这样不仅可以提高它们的抗噪声能力，而且可以充分利用磁场的相反极性来抵消对外界的电磁干扰。 虽然这种方法在大多数情况下非常有益，但它并不是绝对的。 如果我们能够保证它们完全屏蔽外界干扰，那么我们就不需要通过相互之间的强耦合来达到抗干扰和抑制EMI的目的。 如何才能保证差分布线有良好的隔离和屏蔽呢？ 增加线路与其他信号之间的距离是最基本的方法之一。 电磁场的能量随着距离的增加呈平方关系减小。 一般来说，当线间距超过线宽的4倍时，它们之间的干扰极弱，可以忽略不计。 另外，地平面的隔离也能起到很好的屏蔽作用。 这种结构常用于高频（10G以上）IC封装PCB的设计。 称为CPW结构，可以保证严格的差分阻抗控制（2Z0）。 PCB组装和PCB加工厂家介绍PCB Layout初学者如何理解差分信号。