高速PCB设计入门：如何消除串扰？

高速PCB设计入门：如何消除串扰？

PCB 布局上的串扰可能会造成灾难性后果。 如果不加以纠正，串扰可能会导致成品电路板根本无法工作或时断时续地出现问题。 下面我们就来看看什么是串扰，以及在高速PCB设计中如何防止串扰。

什么是高速PCB设计中的串扰？

串扰是在 PCB 上运行的导线之间意外的电磁耦合。 这种耦合可能会导致一条迹线的信号脉冲无法作用于另一条迹线的信号，即使它们实际上并未相互接触。 当平行运行之间的距离非常窄时，可能会发生这种情况。 尽管迹线可能会出于制造目的而保持最小间距，但它们可能不足以满足电磁目的。

考虑两条路线彼此平行。 如果一条迹线中的信号幅度大于另一条迹线，则可能会严重影响另一条迹线。 然后，“受害者”迹线中的信号将开始模仿攻击者迹线的特性阻抗，而不是传输自己的信号。 发生这种情况时，就会遇到串扰。

一般认为串扰发生在同一层上相邻的两条平行线路之间。 然而，相邻层上的两条相邻平行线路之间可能会发生串扰。 这称为宽边耦合，因为相邻两个信号层之间的核心厚度很小，因此更容易发生这种情况。 该厚度可以是 4 密耳（0.1 毫米），有时小于同一层上两次运行之间的距离。

消除高速设计中的潜在串扰

幸运的是，您不会受到串扰的影响。 您可以通过专注于最小化串扰的高速 PCB 设计来避免这些问题。 以下是一些可以帮助您消除板上串扰可能性的高速设计技术：

差分对与其他信号路径之间的距离应尽可能大。 经验法则是间隙 = 走线宽度的 3 倍。

时钟走线与其他信号走线之间的差异应尽可能大。 同样的gap=3倍拇指宽度规则也适用于此。

保持不同差分对之间的距离尽可能大。 这里的经验法则是稍微大一点，gap=5倍走线宽度。

异步信号（如RESET、INTERRUPT等）要远离总线和高速信号。 然而，由于这些信号在电路板的正常操作中很少使用，因此可以将它们路由到开、关或开机信号旁边。

确保板叠中相邻的两个信号层会交替改变水平和垂直布线方向。 通过不允许路由线彼此平行延伸，将减少宽边耦合的机会。

减少两个相邻信号层之间潜在串扰的更好方法是在微带配置中将它们之间的层与接地层分开。 地平面不仅会增加两个信号层之间的距离，还会为信号层提供所需的返回路径。

设计软件如何帮助您消除高速PCB设计中的串扰

PCB 设计工具具有许多内置功能，可帮助您避免设计中的串扰。 电路板层规则将通过指定布线方向和创建微带堆栈来帮助您避免宽边耦合。 使用网络类别规则，您将能够为更容易受到串扰影响的网络组分配更大的路由间隔。 差分对路由器会将差分对作为实际对一起布线，而不是单独布线。 这样，可以保持差分对路由线路与其他网络之间所需的间距，以避免串扰。

除了高速PCB设计软件的内置功能外，还有其他工具也可以帮助您消除高速PCB设计中的串扰。 有不同的串扰计算器可帮助您确定正确的布线宽度和布线间距。 还有一个信号完整性模拟器，可以分析您的高速设计中是否存在潜在的串扰问题。

如果允许串扰，则可能是印制电路板上的大问题。 既然您知道要寻找什么，就可以准备防止串扰了。 我们在此讨论的设计技术和高速 PCB 设计软件的功能将帮助您创建无串扰设计。 PCB加工厂讲解：什么是高速PCB设计中的串扰？ 如何消除串扰和潜在的串扰？