讲解电路板EMI设计规范及应用

你知道PCB电路板的EMI是多少吗？ pci电路板emi设计规范的原则有哪些？

1、IC的供电处理

1.1）确保每个IC的电源PIN都有一个0.1UF的去耦电容。 对于BGA chip，BGA的四个角需要8颗0.1UF和0.01UF的电容。 PCB走线的供电要特别注意加滤波电容，比如VTT。 这不仅会影响稳定性，还会影响 EMI。

2.时钟线处理

2.1）建议先走时钟线。

2.2）对于频率大于等于66M的时钟线，每条线的过孔数不超过2个，平均不超过1.5个。

2.3）频率小于66M的时钟线，每条线的过孔数不超过3个，平均不超过2.5个

2.4）长度大于12inch的时钟线，如果频率大于20M，过孔数不超过2个。

2.5）如果时钟线有过孔，在过孔相邻位置的第二层（stratum）和第三层（power layer）之间加旁路电容，保证参考层的高频电流环路（ 相邻层）在时钟线改变后是连续的。 旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能靠近过孔。 旁路电容器和过孔之间的最大距离不应超过 300 MIL。

2.6) 所有时钟线路原则上不得跨岛。 这里有四个跨岛案例。

2.6.1) 跨岛发生在电源岛与电源岛之间。 此时时钟线走在第四层的背面PCB上。 第三层（电源层）有两个电源岛，第四层的PCB走线必须穿过这两个岛。

2.6.2) 电源岛和地岛之间出现跨岛。 此时时钟线走在第四层的背面PCB上。 第三层（电源层）的电源岛中间有一个接地岛，第四层的PCB走线必须穿过这两个岛。

2.6.3) 岛穿越发生在地岛和地层之间。 此时时钟线走在第一层PCB上，第二层（stratum）中间有一个地岛，第一层PCB的走线必须穿过地岛，即 相当于地线断了。

2.6.4）时钟线下不铺铜。 如果条件限制，频率大于等于66M的时钟线不能跨岛。 如果频率小于66M的时钟线跨岛，必须加去耦电容形成镜像通路。 在两个电源岛之间并靠近跨岛时钟线放置一个 0.1UF 电容。

2.7) 当有两个过孔和一个岛穿越的选择时，选择一个岛穿越。

2.8) 时钟线距离I/O侧板边500MIL以上，不得与I/O线走线。 如果做不到，时钟线和I/O端口线之间的距离应大于50 MIL。

2.9）当时钟线走在第四层时，时钟线的参考层（电源平面）应尽量在给时钟供电的电源平面上。 以其他电源平面为参考的时钟越少越好。 另外，频率大于或等于66M的时钟线的参考电源平面必须是3.3V电源平面。

2.10) 时钟线之间的距离应大于 25 MIL。

2.11）时钟线的进线和出线要尽量远。 尽量避免类似的线程方法，。

2.12）时钟线连接BGA等器件时，如果时钟线换层，尽量避免使用PCB走线形式。 BGA下面不要走过孔，最好使用H PCB走线形式。

2.13）注意所有时钟信号，不要忽略任何时钟，包括AUDIO CODEC的AC_特别注意FS3-FS0。 虽然它的名字不是时钟，但它实际上是一个时钟。

2.14) Clock chip的上拉和下拉电阻尽量靠近Clock Chip。

3. I/O口处理

3.1）每个I/O口，包括PS/2、USB、LPT、COM、SPEAK OUT和GAME，都分成一块地，最左边和最右边接数字地，宽度不小于 200MIL或者三个过孔，其他地方不接数字地。

3.2) 如果COM2口是pin型的，尽量靠近I/O地。

3.3) I/O电路EMI设备应尽可能靠近I/O SHIELD。

3.4) 供电层和I/O口处的地层隔离成孤岛，Bottom和TOP层铺好，信号不跨岛（信号线直接从PORT引出 , 不允许在 I/O PORT 进行长距离 PCB 走线）。 给出了I/O口处理的参考。

四、注意事项

A. PCB设计工程师应严格遵守EMI PCB设计规范。 EMI工程师有权检查。 PCB设计工程师应对因违反EMI PCB设计规范而导致的EMI测试失败负责。

B、EMI工程师负责PCB设计规范，严格遵守EMI PCB设计规范，但仍未通过EMI测试。 EMI工程师负责提供解决方案，并汇总在EMI PCB设计规范中。

C、EMI工程师负责每个外设端口的EMI测试，不得遗漏测试。

D、每位PCB设计工程师均有权对PCB设计规范提出建议和质疑。 EMI工程师负责解答问题，通过实验确认工程师的建议后，增加PCB设计规范。

E. EMI工程师负责降低EMI PCB设计成本，减少磁珠的使用数量。