高速PCB设计中的串扰分析与控制

高速PCB设计中的串扰分析与控制

目前，日益成熟的半导体技术使得晶体管的尺寸越来越小，因此器件的信号跳变沿变得越来越快，导致高速数字领域的信号完整性和电磁兼容问题日益严重。 电路系统设计。 信号完整性问题主要包括传输线效应，如信号的反射、时延、振铃、信号的过冲和下冲以及信号之间的串扰等。 其中，信号串扰最为复杂，涉及因素较多，计算复杂，控制难度大。 因此，当今的电子产品设计迫切需要有别于传统设计环境、设计流程和设计方法的新的思路、流程、方法和技术。

EDA技术开发了一套用于高速PCB和电路板级系统的设计和分析工具和方法。 这些技术涵盖了高速电路设计和分析的各个方面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功耗分析和高速路由器。 同时还包括信号完整性验证和Sig''''n-Off、设计空间检测、互连规划、电气规则约束的互连综合，以及专家系统等技术方法，这也使得 高效、更好地解决信号完整性问题。 信号完整性分析与设计是高速PCB板级和系统级分析与设计的最重要手段。 它在硬件电路设计中发挥着越来越重要的作用。 在这里，我们将讨论信号完整性中的信号串扰。

骚扰申请解决方案

由于信号间电磁场相互重合而产生的不需要的噪声电压信号称为信号串扰。 如果串扰超过一定值，可能会导致电路故障，从而导致系统无法正常工作。 串扰问题可以从以下几个方面解决：

a.  尽可能降低信号边沿的转换率

一般来说，在选择器件时，在满足设计指标的情况下，应尽量选择慢速器件，并避免不同类型信号混合使用，因为快速转换的信号对慢速转换的信号存在潜在的串扰风险。

b. 采取屏蔽措施

为高速信号提供分组地是解决串扰问题的有效途径。 但封装用地会导致布线量增加，使原本有限的布线面积变得更加拥挤。 另外，为了达到地线屏蔽的预期目的，地线上接地点之间的距离至关重要，一般小于信号沿线变化长度的两倍。 同时，地线也会增大信号的分布电容，使得传输线阻抗增大，信号边沿变慢。

c. 合理设置层数和布线

合理设置布线层数和布线间距，减少平行信号线长度，缩短信号层与平面层间距，增大信号线间距，减少平行信号线长度（临界长度范围内）可以有效减少串扰。

d. 设置不同的路由层

对不同速率的信号设置不同的走线层数，合理设置平面层数也是解决串扰的好方法。

e. 阻抗匹配

如果传输线的近端或远端阻抗与传输线阻抗匹配，串扰的幅度也可以大大降低。

串扰分析的目的是快速发现、定位并解决PCB实现中的串扰问题。 通用仿真工具和环境仿真分析与PCB布线环境无关。 布线完成后，进行串扰分析，得到串扰分析报告。 导出新的接线规则并重新接线，然后进行分析和修正。 这种设计经常被重复。

通过仿真分析，我们可以看到实际的串扰结果是不同的，并且存在很大的差距。 因此，一个好的工具不仅应该分析串扰，还应该应用串扰规则进行路由。 另外，一般的布线工具仅由物理规则驱动，串扰控制的布线只能通过设置线宽、线距、最大并行布线长度等物理规则来约束。 使用信号完整性分析和设计工具集ICX可以支持真正意义上的电气规则驱动布线。 其仿真分析和布线可以在一个环境中完成。 仿真时可以设置电气规则和物理规则，布线时可以自动计算过冲、串扰等信号完整性要素，并根据计算结果自动修正布线。 接线速度快，真正满足实际电气性能要求。

串扰控制的信号完整性设计

高速PCB设计规则一般分为两种：物理规则和电气规则。 所谓物理规则是指根据设计工程师指定的物理尺寸而制定的某些设计规则，例如线宽为4Mi1、线间距为4Mi1、并行走线长度为4Mi1等。 电气规则是指与电气特性或电气性能相关的设计规则，例如布线延迟控制在Ins和2ns之间，PCB上的串扰总量小于70mV等。

物理规则和电气规则的定义可以进一步探索高速路由器。 目前，市场上基于物理规则（物理规则驱动）的高速路由器包括AutoActive RE路由器、CCT路由器、B1azeRouter路由器和Router Editor路由器。 事实上，这些路由器都是物理规则驱动的自动路由器，也就是说，它们只能自动满足设计工程师指定的物理尺寸要求，并不直接受制于高速电物理尺寸的要求。 ，但不是由高速电气规则直接驱动。

由电气规则直接驱动的高速路由器对于保证高速设计信号的完整性非常重要。 设计工程师总是首先得到电气规则，设计规范也是电气规则。 换句话说，我们的设计。