PCB 设计中导致 PCB 信号完整性问题的 9 个因素

PCB 设计中导致 PCB 信号完整性问题的 9 个因素

对于设计人员来说，避免 PCB 中的信号完整性问题是一项极其复杂的任务。它需要深入了解信号完整性设计规则和技术。随着更快逻辑系列的推出，设计人员已经意识到简单的 PCB 布局无法满足信号完整性要求。

高速设计具有特殊的信号完整性问题，如果处理不当，可能会让您头疼。始终建议工程师考虑一些最好的 PCB 设计服务，以最大限度地减少早期设计周期中的信号完整性问题，从而避免昂贵的设计迭代。

在此过程中，我们将提供有关以下主题的更多见解：

PCB 中的信号完整性如何？
PCB 信号完整性要求
导致 PCB 信号完整性问题的 9 个因素
PCB 中的信号完整性如何？

信号完整性 (SI) 表示信号无失真传播的能力。

信号完整性就是通过传输线的信号质量。当信号从驱动器传播到接收器时，它可以测量信号衰减量。在较低频率下，这个问题并不是主要问题，而是当PCB运行在较高速度和较高频率（>50MHz）时需要考虑的重要因素。在高频状态下，应同时关注信号的数字和模拟方面。

传输介质对信号完整性的影响。

当信号从驱动器传输到接收器时，它不会保持不变，任何最初发送的信号都会在接收时出现不同程度的失真。信号失真是由阻抗不匹配、反射、振铃、串扰、抖动和地弹引起的。设计人员的主要目标应该是尽量减少这些因素，使原始信号能够以最小的失真到达目的地。还需要特别注意保持信号质量并控制其对电子电路的不利影响。

PCB 信号完整性要求

当我们在PCB中遇到信号完整性问题时，它可能无法按预期工作。它可能以一种不可靠的方式工作——有时它不起作用。它可能在原型阶段有效，但在批量生产中常常失败。在实验室可以工作，但在现场不能可靠运行；它在旧的生产批次中有效，但在新的生产批次中无效，以此类推。

它变形，即它的形状从所需的形状发生变化
有害的电子噪声会叠加在信号上，从而降低其信噪比（S/N）
它会对板上的其他信号和电路产生有害噪声

在以下情况下，PCB 被认为具有必要的信号完整性：

里面的所有信号都不会失真
其设备和互连不易受外部电气噪声和周围其他电气产品的电磁干扰（EMI）影响，其性能达到或超过监管标准
根据或优于监管标准，它不会在与其连接或附近的其他电路/电缆/产品中产生、引入或辐射 EMI。
导致 PCB 信号完整性问题的 9 个因素
PCB 中信号完整性问题的最重要原因可能是信号上升时间较快。当电路和设备工作在中低频、中等上升和下降时间时，很少会出现由PCB设计引起的信号完整性问题。然而，当我们在更高（射频和更高）频率下工作时，信号上升时间会短得多。因此，PCB设计带来的信号完整性成为一个非常大的问题。
减少上升时间对于信号完整性至关重要。

导致PCB信号完整性下降的因素：

一般来说，快速的信号上升时间和高信号频率会增加信号完整性问题。为了分析，我们可以将各种信号完整性问题分为以下几类：

1、线路阻抗不受控制造成信号衰减

网络上的信号质量取决于信号迹线及其返回路径的特性。线路运行过程中，如果信号遇到线路阻抗的变化或不均匀，就会发生反射，造成振铃和信号失真。而且，信号上升时间越快，线路阻抗不受控制的变化所引起的信号失真就越大。我们可以通过以下方法减少或消除线路阻抗的变化，以尽量减少反射引起的信号失真：

确保信号线及其返回路径充当具有统一受控阻抗的统一传输线。
信号返回路径放置在信号层附近作为均匀平面。
确保受控阻抗信号线的源阻抗和接收器阻抗匹配

PCB Design

2. 其他阻抗不连续性导致的信号衰减

阻抗不连续会导致振铃和信号失真。前面提到，信号在传输过程中如果遇到阻抗不连续，就会受到反射，导致振铃和信号失真。在下列条件之一下，将出现线路阻抗的不连续性：

当信号在其路径中遇到过孔时。
当信号分裂成两条或多条线时。
当信号返回路径平面遇到不连续性时，例如将线根连接到信号线时平面出现裂纹。
当线根与信号线连接时。
当信号线从源端开始时。
当信号线终止于接收端时。
当信号和返回路径连接到连接器引脚时。

而且，信号上升时间越快，由阻抗不连续性引起的信号失真就越大。我们可以通过以下方法尽量减少线路阻抗不连续造成的信号失真：

通过使用更小的通孔和 HDI PCB 技术，可以最大限度地减少由通孔和通孔桩引起的不连续性的影响。

减少走线存根的长度。当信号在多个位置使用时，路由以菊花链方式完成，而不是多分支分支。源端和接收端终端电阻正确。使用差分信号和紧密耦合的差分对，它们受信号返回路径平面中的不连续性的影响要小得多。确保在发生不连续的连接器处，信号线应尽可能短，信号返回路径应尽可能宽。

3. 传播延迟导致的信号衰减

信号从信号源传输到 PCB 上的接收器所需的时间有限。信号延迟与信号线的长度成正比，与特定 PCB 层上的信号速度成反比。如果数据信号和时钟信号总体延迟不匹配，它们将在不同时间到达接收器进行检测，从而导致信号倾斜；过度偏斜会导致信号采样错误。随着信号速度越来越高，采样率也越来越高，允许的偏转也越来越小，这样就更容易产生偏转带来的误差。

提示：信号延迟匹配（主要是走线长度匹配）可以最大限度地减少一组信号线的偏转。

4、信号衰减导致的信号衰减

由于传导线电阻（由于集肤效应在较高频率下增加）和介电材料损耗因数Df造成的损耗，信号在PCB电路上传播时会受到衰减的影响。这两种损耗随着频率的增加而增加，因此信号的高频成分会比低频成分受到更大的衰减；这会降低信号带宽，进而因信号上升时间的增加而导致信号失真；如果信号上升时间过长，会导致数据检测错误。

提示：当信号衰减是重要考虑因素时，需要选择正确类型的低损耗高速材料并适当控制布线几何形状，以最大限度地减少信号损耗。

5. 串扰噪声引起的信号衰减

信号线或返回路径平面上的快速电压或电流转换可能会耦合到相邻信号线，从而导致相邻信号线上产生有害信号串扰和开关噪声。由于导线之间的互电容和互感而发生耦合。通过增加导线之间的空间可以减少这种相互电容和电感耦合。根据经验，该空间应为布线宽度的三倍 (3W)。像往常一样，更快的上升时间信号会产生更多的串扰和开关噪声。

串扰和开关噪声可以通过以下方式降低：